0
雷峰网(公众号：雷峰网)消息，7月30日，首届中国计算机学会芯片大会（CCF Chip 2022）在南京开幕。英特尔研究院副总裁、英特尔中国研究院院长宋继强进行了以“坚持半导体底层技术创新，激发算力千倍级提升”为主题的演讲。
演讲中，宋继强向我们分享了英特尔对于如何突破算力瓶颈的思考，展示了英特尔基于异构计算和异构集成技术所取得的成就和英特尔“埃米级”先进制程的相关情况。
千倍算力时代即将到来
随着科技日新月异的发展，应用场景变得越来越复杂，而这些应用场景想要落地需要更高的算力。比如近年火爆的元宇宙概念，虽然目前很多厂商都已经做出了尝试，但离人们心目中真正的元宇宙还是相去甚远。
要想实现真正“身临其境”的元宇宙，需要足以支撑起虚拟场景的庞大算力。2021年，英特尔加速计算系统和图形组的负责人Raja Koduri曾表示“要为元宇宙提供动力我们需要比今天强大的多的技术，计算效率要比现在的先进水平提高1000倍。”
随着摩尔定律的放缓，要达到这一算力水平似乎变得愈来愈艰难，但随着计算架构和封装技术的革新，这个未来正在一步步向我们走来。
宋继强在演讲中提出，面对目前的算力需求，传统的单一计算架构已经达到性能和功耗的瓶颈。要想实现算力进一步的飞跃，需要依靠异构计算和异构集成两大“法宝”。
异构计算就是用不同的架构处理不同类型的数据，做到“物尽其用”，用合适的工具解决合适的问题。这能够大大提高算力的利用率。
但这些不同架构的芯片可能并不是同一制程，无法整合到同一SoC中，这就需要异构集成技术。
异构集成是指能够把不同工艺下制造的芯片集成到同一芯片中的先进封装工艺，这使得异构计算利用不同架构芯片形成更高效的解决方案成为了可能。
宋继强介绍道，目前2.5D的EMIB封装技术已经可以把平面上集成的芯片很好的连接，并将凸点间距有效降低到50微米以下，并且未来可能继续降低至30-45微米的级别。
而3D封装的Foveros技术则能够把不同计算的芯粒在垂直层面上封装，目前Foveros Omni技术已经可以做到将凸点间距降至36微米，未来Foveros Direct技术则可以将凸点间距降到10微米以下。
英特尔的Ponte Vecchio就是这两种技术的集大成者。这一SoC中集成了来自5个不同制程节点，分别由英特尔和台积电制造的47种不同芯片。在水平层面上采用了EMIB技术，在垂直方向上则采用了Foveros技术封装。
在异构计算和异构集成之外，对神经拟态芯片的探索也是打破算力瓶颈的重要途径。
宋继强指出，目前的人工智能大多数依然是依靠GPU、CPU或者是加速器，他们的本质依然是乘加器的跌价。而神经拟态芯片则是用模拟人类神经元的方式构造其中底层的计算单元。
如果构造出这种芯片，再通过脉冲神经网络的方式编程人工智能算法，将有机会达到能效比千倍提升。在同样的能耗下，能够达到目前乘加器芯片的千倍算力。
制程推进加速，埃米时代或将提前到来
在探索打破瓶颈的同时，功耗也是一个必须要考虑的问题。
一千倍的算力不能以一千倍的功耗作为代价，否则算力的提升将会变得毫无意义。
要想降低芯片的功耗，就需要更先进的制程工艺。
随着摩尔定律在传统设计工艺中逐渐式微，如何延续摩尔定律成为了芯片未来发展的一个重要命题。
在今年2月的英特尔投资人日上，英特尔首席执行官帕特曾经充满憧憬的宣布了英特尔在先进制程上的探索计划，并表示摩尔定律至少还会持续十年。
按照规划，英特尔将在四年时间内跨过五个制程节点：Intel4制程的芯片将在2022年下半年投产，Intel3芯片将在2023年下半年投产，而埃米级的Intel20A制程和Intel18A的芯片将在2024年推出。
在本次CCF Chip 2022的演讲中，宋继强给我们带来了英特尔这番宏伟规划的最新进展。
宋继强表示，已经投产的Intel 7制程芯片产能已达3500万片，首次采用了EUV光刻机的Intel 4制程也即将推出。
在演讲中，宋继强带来了更多“埃米级”芯片的细节：在Intel 20A节点中，英特尔将会使用RibbonFET新结构。
这一结构能够进一步降低平面上晶体管所占面积，同时使晶体管获得更快的驱动速度。
而在晶体管供电层面上，英特尔将在Intel20A中引入PowerVia技术实现供电层和逻辑层的完全分开，用底部给上层的功能逻辑部件供电，这将能更有效地使用金属层，可以很大程度上简化绕线和减少功耗。
宋继强还透露，英特尔在Intel 20A和Intel 18A埃米级制程的研发上目前取得了非常不错的进展，预计这两个节点将会比预计的更早应用到产品中。
雷峰网原创文章，未经授权禁止转载。详情见转载须知。
