0
| 本文作者： 包永刚 | 2019-09-07 10:09 |
每一次科技的进步，都少不了芯片支撑。更准确的说，是芯片的多核设计以及半导体工艺的进步，让芯片在1986年后性能不断提升同时功耗不断降低。但2015年之后，芯片性能的提升越来越难，关于摩尔定律放缓的讨论也越来越多。而以数据为中心的时代正在到来，数据中心和AI对芯片的要求越来越高。
此时，先进封装技术受到了越来越多的关注，并被寄希望于满足数据中心和AI的需求，这是为什么？
为什么先进封装技术受到关注？
在很长一段时间内，芯片性能的提升和功耗的降低在很大程度上得益于工艺制成的进步，然而，从16nm到7nm，芯片制造的成本在大幅提高。但以数据中心和AI为代表的应用对芯片算力、功耗、内存带宽都有更高的要求，无论是哪种类型的芯片，实现每瓦更高性能以及更低成本都至关重要。
巨大的需求刺激业界寻求解决方案，2011年，晶圆代工厂台积电毫无预兆的宣布要进军封装领域，其封装技术涵盖2D和3D，既有面向手机的，也有面向AI、服务器和网络。
台积电是继续投入先进制造工艺的同时进军先进封装技术。另一大晶圆代工厂格罗方德（GF）则在去年突然宣布停止7nm工艺所有的后续工作，不过他们也看到了先进封装技术未来将发挥的作用。
GF的平台首席技术专家John Pellerin在一份声明中表示，在大数据和认知计算时代，先进的封装技术正在发挥比以往更大的作用。人工智能的发展对高能效，高吞吐量互连的需求，正在通过先进的封装技术的加速发展来满足。
不过，提到先进封装技术，就无法忽视英特尔。与台积电和GF专注于提供晶圆代工服务不同，英特尔是垂直集成的IDM厂商，可以实现从晶体管再到整体系统层面的集成，在封装技术方面自然有其特有的优势。
英特尔公司集团副总裁兼封装测试技术开发部门总经理Babak Sabi
英特尔公司集团副总裁兼封装测试技术开发部门总经理Babak Sabi接受采访时表示，先进封装技术是迎合多元化计算时代需求，通过2D、3D封装技术，可以进一步提升芯片的性能并降低功耗。
英特尔院士兼技术开发部联合总监Ravi Mahajan
英特尔院士兼技术开发部联合总监Ravi Mahajan对雷锋网表示，先进封装技术的推动力很多，但总体而言，AI和大数据是所有驱动力中最重要的两个。至于先进的3D封装技术会在什么场景应用，还需要做各方面的平衡，但3D封装技术绝对不会限制于AI和大数据。
先进封装技术如何满足更高性能需求？
芯片的封装是在芯片生产中不可缺少一道工序，作为处理器和主板之间的物理接口，封装为芯片和电信号和电源提供了着陆区，当然也起到固定、密封、保护芯片等作用。过去，为了能够提升芯片性能并缩小芯片的体积，需要借助先进的半导体制程，把更多的功能集成封装到一块芯片上，形成SoC。但随着芯片功能的增加和体积的增大，芯片设计、测试以及制造的难度陡然增加，这不仅增加了成本还会拖累产品的上市速度。
此时，从封装的角度，可以在水平（2D）层面集成更多芯片实现性能的提升，不过这仍旧不能满足市场的需求，3D封装的概念被提出。
2018年12月，英特尔首次对外展示了逻辑芯片的3D堆叠封装方案——Foveros，可以在水平布置的芯片上垂直堆叠更多面积更小、功能更简单的小芯片，提升功能和性能。特别值得一提的是，Foveros技术可以直接将不同IP、不同工艺的芯片封装在一起，省去漫长的重新设计、测试机流片的过程，大幅度降低成本并加速产品上市。
Ravi Mahajan指出，整个业界都在不断的去推动先进多芯片封装（MCP）架构的发展，更好的满足高带宽、低功耗的需求。具体微缩的方向有三种：一种是用于堆叠裸片的高密度垂直互连，它可以帮助我们大幅度的提高带宽，同时也可以实现高密度的裸片叠加。第二种是全局的横向互连。在未来随着小芯片使用的会越来越普及，我们也希望在小芯片集成当中保证更高的带宽。第三个是全方位互连，通过全方位互连可以实现我们之前所无法达到的3D堆叠带来的性能。
为了构建高密度MCP，需要一些关键的基础技术解决带宽、功耗以及I/O的问题。英特尔除了Foveros技术之外，还拥有EMIB、Co-EMIB、ODI、MDIO技术。
EMIB（嵌入式多管芯互连桥）是用一小块硅在MCP中的两个管芯的相邻边缘之间提供自由的互连性，2D封装和Foveros 3D封装技术利用高密度的互连技术，实现高带宽、低功耗，并实现很有竞争力的I/O密度。
新的Co-EMIB技术则能够让两个或多个Foveros元件互连，基本达到单晶片性能，还能以非常高的带宽和非常低的功耗连接模拟器、内存和其他模块。
为了进一步提高水平与垂直堆叠的灵活性，ODI（全方位互连技术）非常重要。它存在于基板与芯片之间，ODI利用大的垂直通孔直接从封装基板向顶部裸片供电，这种大通孔比传统的硅通孔大得多，其电阻更低，因而可提供更稳定的电力传输，同时通过堆叠实现更高带宽和更低时延。同时，这种方法减少了基底晶片中所需的硅通孔数量，为有源晶体管释放了更多的面积，并优化了裸片的尺寸。
基于ODI，顶部芯片可以像EMIB技术下一样与其他小芯片进行水平通信，同时还可以像Foveros技术下一样，通过硅通孔（TSV）与下面的底部裸片进行垂直通信。据雷锋网了解，ODI技术分为两种，分别对应单芯片和多芯片的互连。
更进一步，英特尔提出的MDIO是一种性能更好的芯片到芯片之间的接口（针脚）技术。相对于之前英特尔所使用的AIB（高级接口总线）技术，MDIO能够在更小的连接面积内实现更高的数据带宽。
需要指出的是，这些不同的技术针对不同的应用需求，但并非互斥，甚至可以有针对性地组合使用。
未来，英特尔还会继续在三个微缩方向扩展每立方毫米上的功能并实现类似于单晶片的性能，理想情况下，一个多芯片封装的性能会尽可能接近单芯片，同时可以降低功耗。Babak Sabi指出，相对单纯的提升工艺制程，提升封装技术的成本更低，但不会与制程节点进行对比。
3D封装技术普及的关键问题
不过，Babak Sabi也指出了使用3D封装技术的两个条件。第一个，如果在系统层面有各种约束条件或者限制，就可以选择3D封装。第二，现有架构特别适合使用3D封装。这两个条件是选择3D先进封装一个重要的先决条件。如果不能满足这两个条件，直接用2D或者是2.5D就可以。
除了实现更好性能和带宽，3D封装技术也能实现更好的异构系统，这是否意味着3D封装能更好地满足大数据和AI的定制化需求？Ravi Mahajan 表示，通过我们3D封装技术可以满足不同架构的需求，同时我们也有不同的3D“积木块”，可以满足不同架构的堆叠需求。
Babak Sabi补充表示，如果要通过3D封装技术去开发一个产品，必须要对顶层和底层裸片都要进行精准调优，同时还有很多其他因素需要考虑到，整个过程非常复杂。因为定制化本身就是比较复杂的，选择3D封装的时候，要把多个小芯片当成同一个硅片来进行统一设计。定制芯片2D或者是2.5D是一个更好的封装方案。
当然，3D封装技术要商用还必须解决散热、串扰、应力、良率等问题。
芯片的垂直堆叠无法避免地会带来散热问题。对此，Ravi Mahajan表示，英特尔拥有技术可以更好的减少在底部裸片上的热区和热点，也可以通过单片分割技术更好地解决散热问题。还可以采取一套解决方案，进一步减少从底部裸片到上部裸片的热传导，改善热属性。
Babak Sabi指出，很多时候无限堆叠是没有必要的，比如高带宽内存（HBM），目前的方案是4层堆叠，技术上可以做到8层堆叠，但再往堆叠芯片就会变得过热，并且也没有好的方法来冷却。
堆叠不仅会带来散热问题，还会带来串扰问题。针对这个问题，一方面裸片之间的互联引线间距变小可以让信号传输更快，中间串扰更少。也可以采用全新的布线方法来减少串扰，还能够通过电介质堆栈的设计进一步减少两者之间信号传导的损耗。Ravi Mahajan说，不是说越来越多的小芯片堆叠就一定会带来干扰，芯片设计做得正确的话，也就是说采用正确的分割方法，可以避免串扰问题。
对于3D封装芯片的应力问题，Ravi Mahajan表示，硅片之间的应力会对性能以及电信号的传导产生影响，现在英特尔内部已经完成了模型的建立，帮助我们更好的通过设计工具来解决压力以及整个应力问题。除此之外通过布线和材料的选择，以及整体温度的控制我们也可以更好的对应力进行理解以及控制。
测试以及良率也是关键问题，Babak Sabi表示，Foveros的制作过程比MCP增加了很多工艺流程，测试的步骤和复杂度也进一步增加，可能会损失一些良率，在如此复杂的环境下，我们依旧保持非常高的良率，这其中就包括在前端设计时用很多规则。我们的目标是保证Foveros的良率跟MCP一致。
目前，英特尔公布的使用Foveros封装技术的首款产品代号为Lake Field，但内部还正在探寻未来产品的具体应用，但是现在还没有对外公布。
但为什么英特尔没有和AMD一样用先进封装技术去“拆解”CPU？Ravi Mahajan称，这取决于厂商有什么样的IP，同构或异构计算，取决于拥有的IP。但是不管选择哪一套方法，终极目标是一致的，就是更高的性能以及更低的成本。
至于未来3D封装技术的未来发展，最重要的还是取决于整个应用场景的需求是什么，也取决于用户如何做芯片的设计和规划。3D封装技术带来最大优势就是让单个芯片尺寸更小，同时为整个SoC内部带来更高带宽，低延迟高性的总体优势。
雷锋网小结
封装技术作为芯片制造过程中的最后一个环节，看似不起眼，但随着半导体制程带来的性能提升减小以及成本的增加，同时，以大数据和AI为代表的应用对高性能、低功耗大带宽需求的增加，先进封装技术变得越来越受关注。
英特尔作为IDM厂商，在以数据为中心的新时代，提出了制程和封装、架构、内存和存储、互连、安全、软件这六大技术支柱，封装作为其中关键的基础，通过继续在三个微缩方向扩展，可以与其他技术支柱协同优化，实现更好的性能、功耗和安全性，能更快速提供更有竞争力的产品。
最后，附上英特尔先进封装技术解析会的简短视频帮助大家更直观地理解英特尔的先进封装技术：
相关文章：
雷峰网原创文章，未经授权禁止转载。详情见转载须知。
